世界各国のリアルタイムなデータ・インテリジェンスで皆様をお手伝い
 半導体用ガラス基板の世界市場 2026-2036年The Global Market for Glass Substrates for Semiconductors 2026-2036 半導体用ガラス基板の世界市場は、AI、高性能コンピューティング、次世代通信などの先進的なパッケージング・ソリューションに対する飽くなき需要に牽引され、技術が研究開発から商業生産へ... もっと見る
サマリー
半導体用ガラス基板の世界市場は、AI、高性能コンピューティング、次世代通信などの先進的なパッケージング・ソリューションに対する飽くなき需要に牽引され、技術が研究開発から商業生産へと移行する中で、重要な変曲点を迎えています。ガラス基板市場は、シリコンインターポーザーを上回るコストとスケーラビリティの利点を提供しながら、有機基板の基本的な限界に対処しています。
ガラス基板は、先進的なチップパッケージの有機コアに取って代わり、優れた寸法安定性、低誘電損失、マルチチップレットアーキテクチャに不可欠な大型化機能を提供します。この技術により、メーカーは極端な温度範囲（-40℃～150℃）でも熱的・電気的性能を維持しながら、膨大なI/O数（1パッケージあたり10,000～50,000個）をサポートする2μm以下の再配線層形状を実現することができます。主な利点として、55mmを超えると寸法が不安定になる有機代替品と比較して、シグナルインテグリティで40%の性能向上、50%の消費電力削減、卓越した平坦性（100mmパッケージで20μm未満の反り）が挙げられます。
スルー・グラ ス・ビア（TGV）技術は重要なイネーブラーであり、レーザー修正とウェットエッチングを組み合わせたレーザー誘起ディープエッチング（LIDE）、直接レーザーアブレーション、感光性ガラス法など、複数の形成アプローチが競合している。最近のデモでは、アスペクト比が15:1を超える直径6μmのビアが示されており、ディスプレイ業界の遺産であるパネルスケールの処理をサポートする高密度垂直相互接続を可能にしている。
同市場は、アプリケーション領域ごとに高度にセグメント化されている。AIとハイパフォーマンス・コンピューティングは、ガラス基板によって8～16個のチップレットとHBMメモリ・スタックを統合した60～80mmパッケージが可能になり、反りのある有機基板では不可能なアーキテクチャとなる。51.2～102.4Tbpsの総帯域幅を必要とするデータセンター・スイッチでは、電気的相互接続と並行して光導波路の集積にガラスの透明性を活用するCPO（Co-Packaged Optics）アーキテクチャの採用が増加しています。
通信インフラ、特に 100～300 GHz の周波数で動作する 5G マッシブ MIMO や新たな 6G システムは、有機基板の電気的損失が不十分なもう 1 つの有力なセグメントです。自動車用アプリケーション、特にADASや自律走行プラットフォーム向けの77～81GHzレーダーは、極端な温度環境下でもビームのコヒーレンスを維持するガラスの位相安定性から恩恵を受ける。コンシューマーエレクトロニクスの採用は、5Gミリ波スマートフォン、AR/VRヘッドセット、ゲームシステムなど、性能の差別化によって初期の商業化段階でのコスト上昇を正当化できるプレミアム分野に集中している。アップル、テスラ、AMD、アマゾンAWSを含む大手テクノロジー企業は認定試験を実施しており、サムスン電子は2028年までにガラス基板インターポーザーの採用を計画し、世宗（セジョン）施設でパイロットラインを稼働させている。
インテルは、自社生産から広範な特許ポートフォリオ（600件以上のガラス基板特許）のライセンス供与へと戦略的軸足を移しており、後発企業がより迅速に開発を進められるようにすることで、業界全体の商業化を加速させる可能性がある。サムスンエレクトロメカニクスは2025年第2四半期までに最初のプロトタイプを製造することを目標としており、LGイノテックは年末のプロトタイプ製造を目指して亀尾のパイロットラインを建設している。AGC、コーニング、ショット、日本電気硝子などのガラス材料サプライヤーは、CTE整合と低誘電損失用に最適化された基板グレードの組成物を提供している。
魅力的な利点があるにもかかわらず、ガラス基板は大きな採用障壁に直面している。現在のコストは有機同等品の2～3倍であり、製造歩留まりは有機基板の90～95％に対して75～85％にとどまり、サプライチェーンの集中により単一ソースへの依存が生じる。脆性は特殊なハンドリング自動化を必要とし、TGV形成とファインピッチRDL工程は継続的な最適化を必要とする。特に自動車や電気通信のような保守的な業界では、18～36ヶ月に及ぶ顧客認定サイクルが市場参入を遅らせる。
しかし、積極的なコスト削減ロードマップでは、製造規模の拡大、歩留まりの改善、競争力のある供給の出現により、2030年までに40～60％のコスト削減を見込んでいる。プロセスが成熟し、設計ツール、標準規格、受託製造サービスといったエコシステム基盤が整備されるにつれて、ガラス基板は2036年までに先端パッケージング市場の20～30%を占めるようになると予想され、大手テクノロジー企業がパイロットプログラムを通じて商業的実行可能性を検証し、2027～2030年のタイムフレームで量産に移行するにつれて、展開スケジュールは加速していく。
半導体用ガラス基板の世界市場 2026-2036」は、半導体製造に革命をもたらすこの革新的な先端パッケージング技術の包括的な分析を提供する。AIアクセラレータ、5G/6Gインフラ、自律走行車がかつてない集積密度と電気性能を要求する中、ガラス基板は従来の有機基板を置き換える重要な実現プラットフォームとして台頭し、高性能アプリケーション全体でシリコンインターポーザに挑戦しています。
レポート内容
目次
1 要旨
1.1 ガラス材料の概要
1.2 半導体におけるガラスの応用
1.3 アドバンスト・パッケージング用ガラス
1.4 技術的原動力と素材の利点
1.5 サプライチェーンの進化と製造準備
1.6 アプリケーションセグメントと市場力学
1.6.1 アドバンストパッケージングとIC基板
1.6.2 フォトニックインテグレーション
1.6.3 高周波アプリケーション
1.7 競争環境と戦略的ポジショニング
1.8 技術的課題とリスク要因
1.9 投資と採用の見通し
1.10 各種半導体用途に使用されるガラス
1.11 ガラスパッケージによる機会
1.12 ガラス基板の利点
1.13 ガラス基板採用における課題
1.14 今後の市場動向
1.14.1先端加工技術
1.14.2統合パッケージング・ソリューション＆持続可能な製造への取り組み
1.15 ガラス基板のバリューチェーン
1.15.1有機基板からガラスコア基板へ
1.16 将来展望
1.17 素材イノベーション
1.18 世界市場予測 2025-2036
1.18.1単位出荷予測 2025-2036
1.18.1.1 ガラスキャリア出荷数
1.18.1.2 ガラスコア基板出荷数
1.18.1.3 ガラスインターポーザ出荷数
1.18.2市場価値予測 2025-2036
1.18.2.1 ガラスキャリア市場価値
1.18.2.2 ガラスコア基板市場価値
1.18.2.3 ガラス・インターポーザー市場価値
2 ガラス基板技術基礎
2.1 ガラス材料特性
2.1.1 ホウケイ酸ガラスの特性
2.1.2 石英ガラスの特性
2.1.3 特殊ガラス組成
2.2 製造工程
2.2.1 ガラス溶融および成形
2.2.2 ガラス貫通電極（TGV）形成
2.2.3 メタライゼーションおよびビルドアップ工程
2.2.4 パネルレベルの加工技術
2.3 設計およびプロセスに関する考察
2.3.1 熱管理
2.3.2 機械的応力解析
2.3.3 電気的性能の最適化
3 高度なパッケージングおよびIC基板におけるガラス
3.1 アドバンストパッケージングの進化
3.1.1 アドバンストパッケージングの次元
3.1.2 1次元半導体パッケージングから
3.1.3 アドバンスト・パッケージング 2D & 2D+
3.1.4 アドバンスト・パッケージング 2.5D & 3D
3.1.5 アドバンスト・パッケージング 3.5D & 4D
3.1.6 2.5Dおよび3Dパッケージングの技術開発動向
3.2 パッケージング・アーキテクチャおよび統合
3.2.1 インテルのアドバンスト・パッケージング・ロードマップ
3.2.2 ヘテロジニアス・インテグレーション・ソリューション
3.2.3 システム・オン・チップ（SOC）の概要
3.2.4 マルチチップモジュール（MCM）の概要
3.2.5 システムインパッケージ（SiP）
3.3 ガラスIC基板の進化
3.3.1 ガラスIC基板
3.3.2 有機コア基板からガラスコア基板へ
3.3.3 半導体におけるパッケージング基板の進化
3.3.4 有機コア基板対ガラスコア基板
3.4 ガラス貫通電極技術
3.4.1 TSV対TGV
3.4.2 ガラス貫通電極形成
3.4.3 ガラス貫通電極形成プロセスの比較
3.4.4 TGVプロセスと電極形成方法
3.4.5 メカニカルドリルおよび高出力レーザードリル
3.4.6 レーザー誘起ディープエッチング
3.4.7 BSPからのLMCE
3.4.8 Philoptics社のTGV技術
3.4.9 レーザー誘起改質と高度なウェットエッチング
3.4.10感光性ガラスとウェットエッチング
3.4.11 サムテックのTGV技術
3.4.12高アスペクト比のTGV
3.5 TGVメタライゼーションと加工
3.5.1 TGVメタライゼーション
3.5.2 二段階プロセス
3.5.3 TGVメタライゼーションにおけるシード層蒸着
3.6 材料特性と性能
3.6.1 先端パッケージングのための材料特性比較
3.6.2 ガラスの主な機械的および信頼性上の利点
3.6.3 I/O 密度
3.6.4 ガラス基板上の微細回路パターンを可能にする主な要因
3.6.5 微細回路パターニングによるDoFの低減
3.6.6 FC-BGA基板はより大きな歪みをもたらす
3.7 従来の基板の限界
3.7.1 ビア形成の限界
3.7.2 SAP 法の限界
3.7.3 PCB スタックアップ
3.7.4 従来の多層対ビルドアップ PCB
3.7.5 ビルドアップ材料： ABF
3.7.6 フリップチップボールグリッドアレイ（FC-BGA）基板
3.8 ガラスコア基板技術
3.9 ガラス基板製造
3.9.1 ガラス基板製造
3.9.2 コア層製造
3.9.3 ビルドアップ層製造
3.9.4 ガラス基板の製造工程（CHIMES）
3.9.5 ガラス基板上で2/2μm L/Sを達成
3.10 先端製造プロセス
3.10.1インテルのガラスライン
3.11 業界の実装とイノベーション
3.11.1ガラスベースのアドバンスト・パッケージングおよびIC基板の特徴
3.11.2ガラスパッケージのアドバンスト・サーマルマネージメント
3.11.3ガラスイノベーション
4 フォトニクスにおけるガラス
4.1 フォトニックインテグレーション
4.1.1 概要
4.1.2 光結合 - I/O
4.1.3 EIC/PIC統合
4.2 共パッケージ光学部品
4.2.1 共パッケージ光学部品
4.2.2 光トランシーバの主要動向
4.2.3 ガラスベースCPOインテグレーション
4.3 ガラス導波路技術
4.3.1 イオン交換導波路形成技術
4.3.2 CPOインテグレーション用断熱ガラス-シリコン導波路カップリング
4.3.3 CPOアプリケーション用ガラスベースファイバーコネクターアセンブリ
4.4 製造および統合プロセス
4.4.1 ガラスインターポーザーの製造プロセスとレーザー分離技術
4.4.2 コーニングの高密度102.4 Tb/s ガラス・インテグレーション・プラットフォーム
4.4.3 ガラス・インターポーザーによるEIC/PICの3Dインテグレーション
4.4.4 ガラス基板上のEIC、PIC、ASICの3Dインテグレーション
4.4.5 コ・パッケージ基板上のASIC、EIC、PICの3次元集積の製造プロセス
4.4.6 フォトニクス用ガラス集積の進歩
5 高周波アプリケーションにおけるガラス
5.1 高周波材料の要件
5.1.1 半導体および電子機器パッケージにおける低損失材料の用途
5.1.2 高周波プリント基板設計における伝送損失
5.1.3 低損失材料としてのガラス
5.2 材料のベンチマークと性能
5.2.1 LTCCおよびガラス材料のベンチマーク
5.2.2 誘電率：異なる無機基板（LTCC、ガラス）の安定性対周波数
5.2.3 5G PCB/部品用市販低損失材料のベンチマーキング
5.3 ガラスサプライヤーおよび製品
5.4 RFアプリケーションおよび実装
5.4.1 フィルタ基板としてのガラス
5.4.2 アドバンスト・セミコンダクター・エンジニアリングによる5G用ガラス集積受動素子（IPD）フィルター
5.4.3 5G用ガラス基板AiP
5.4.4 6G用ガラス
5.4.5 6G用ガラスインターポーザ
6 技術ベンチマークと比較
6.1 ガラス対有機基板
6.1.1 性能比較
6.1.2 コスト分析
6.1.3 製造上の考察
6.1.4 アプリケーション適合性
6.2 ガラス対シリコン インターポーザー
6.2.1 技術的性能指標
6.2.2 経済比較
6.2.3 スケーラビリティ評価
6.3 ハイブリッド基板
6.3.1 ガラス-有機ハイブリッド設計
6.3.2 マルチマテリアルインテグレーション
6.3.3 性能の最適化
6.3.4 コストと性能のトレードオフ
6.4 将来の技術ロードマップ
6.4.1 材料革新の動向
6.4.2 プロセス技術の進化
6.4.3 統合複雑性の成長
6.4.4 パフォーマンス予測モデル
7 エンドユーザー市場分析
7.1 AIと高性能コンピューティング
7.1.1 市場規模と成長促進要因
7.1.2 技術要件
7.1.3 主要プレーヤーと製品
7.1.4 今後の開発動向
7.2 データセンターおよびクラウドコンピューティング
7.2.1 インフラストラクチャのスケーリング要求
7.2.2 パフォーマンスおよび効率性要件
7.2.3 技術採用パターン
7.2.4 市場機会の評価
7.3 電気通信および5G/6G
7.3.1 ネットワークインフラの進化
7.3.2 RFコンポーネントの要件
7.3.3 技術統合の課題
7.4 カーエレクトロニクス
7.4.1 高度運転支援システム
7.4.2 電気自動車エレクトロニクス
7.4.3 自律走行プラットフォーム
7.4.4 信頼性および安全要件
7.5 コンシューマー・エレクトロニクス
7.5.1 モバイルデバイスアプリケーション
7.5.2 ウェアラブル技術の統合
7.5.3 ゲームおよび娯楽システム
8 課題および可能性
8.1 技術的課題
8.1.1 製造プロセスの成熟度
8.1.2 歩留まりおよび信頼性の問題
8.1.3 設計および統合の複雑さ
8.1.4 標準化要件
8.2 経済および市場の課題
8.2.1 コスト競争力
8.2.2 投資要件
8.2.3 顧客導入の障壁
8.3 戦略的機会
8.3.1 パフォーマンスの差別化
8.3.2 新規アプリケーション開発
8.3.3 技術融合のメリット
9 将来の見通し
9.1 技術進化予測
9.1.1 次世代素材開発
9.1.2 先進製造プロセス
9.1.3 統合技術の進歩
9.1.4 パフォーマンス向上ロードマップ
9.2 市場発展シナリオ
9.2.1 楽観的成長シナリオ
9.2.2 保守的成長シナリオ
9.2.3 破壊的技術の影響
10 企業プロファイル
10.1 3D CHIPS
10.2 3Dグラスソリューションズ（3DGS）
10.3 アブソリックス（SKC）
10.4 アドバンストセミコンダクターエンジニアリング（ASE）
10.5 AGC株式会社（旧旭硝子）
10.6 味の素株式会社
10.7 Inc
10.7 アライアンス・マテリアル
10.8 AMD（アドバンスト・マイクロ・デバイス）
10.9 アプライド・マテリアルズ, Inc
10.10 AT＆S Austria Technologie & Systemtechnik AG
10.11 BOE
10.12 成都 ECHINT（Echoing Electronics）
10.13 Corning Incorporated
10.14 DNP（Dai Nippon Printing Co、Ltd.)
10.15 Guangdong Fozhixin Microelectronics
10.16 Ibiden
10.17 Intel Corporation
10.18 JNTC Co、10.19 KCC株式会社
10.20 LG Innotek
10.21 LPKF Laser & Electronics
10.22 日本電気硝子株式会社
10.23 NVIDIA Corporation
10.24 Onto Innovation
10.25 Philoptics
10.26 Plan Optik AG
10.27 RENA Technologies GmbH
10.28 Samsung Electro-Mechanics (Semco)
10.29 Samtec Inc
10.30 SCHOTT AG
10.31 新光電気工業
10.32 スカイセミコンダクター
10.33 住友電気工業
10.34 トッパン
10.35 TSMC (Taiwan Semiconductor Manufacturing Company)
10.36 Unimicron Technology Corporation
10.37 WG Tech (Wuxi Gaojing Technology)
11 付録
11.1 技術用語集および定義
11.2 技術進化年表
11.3 研究アプローチと枠組み
11.3.1 研究目的
11.3.2 研究方法の概要
11.3.2.1 一次研究方法
11.3.2.2 二次研究方法
12 参考文献図表リスト表の一覧
表1 ガラス基板の世界市場規模 2026-2036 （売上高・数量）
表2 ガラスの半導体への応用
表3 ガラス半導体の技術成熟度（TRL）
表4 ガラスパッケージのビジネスチャンス
表5 ガラス基板の主な利点
表6 ガラス基板採用の課題
表7 今後の市場動向
表8 先端加工技術
表9 材料イノベーション
表10 ガラスキャリアの出荷台数予測 2025-2036
表11 ガラスコア基板の出荷台数予測 2025-2036
表12 ガラスインターポーザーの出荷台数予測 2025-2036
表13 ガラスキャリアの市場価値予測 2025-2036
表14 ガラスコア基板の市場価値予測 2025-2036
表15 ガラスインターポーザーの市場価値予測 2025-2036
表16 ガラス材料の特性
表17 ホウケイ酸ガラスの特性
表18 石英ガラスの特性
表19 特殊ガラスの組成
表20 ガラス材料の特性比較マトリックス
表21 メタライゼーションとビルドアッププロセス
表22 パネルレベルの加工技術
表23 比較分析：
表24 有機コア基板とガラスコア基板の比較
表25 TSVとTGVの比較
表26 TSVとTGVの比較
表26 ガラス貫通電極形成プロセスの比較
表27 TGVプロセスと電極形成方法
表28 TGVプロセス間の比較
表29 TGVメタライゼーションプロセス
表30 TGVメタライゼーションプロセスの代替要因
表31 TGVメタライゼーションプロセスの比較TGV メタライゼーションプロセスの比較
表32 アドバンストパッケージング向け材料特性の比較
表33 ガラスの主な機械的および信頼性上の利点
表34 ガラス基板上の微細回路パターンを可能にする主な要因
表35 SAP 法の限界
表36 従来の多層 PCB とビルドアップ
表37 ガラスコア基板技術
表38 ガラスインターポーザーとシリコンインターポーザーの比較
表39 基板の比較ガラスコア基板
表40 先進的製造プロセス能力
表41 ガラスパッケージの先進的熱管理
表42 先進的パッケージング技術の比較
表43 デュアルモードガラス導波路の性能特性
表44 フォトニクス用ガラス統合の進展
表45 半導体および電子機器パッケージングにおける低損失材料の用途
表46 半導体技術においてガラスが可能にするRF用途のカテゴリー
表47 LTCCとガラス材料のベンチマーク
表48 さまざまな無機基板の誘電率安定性と周波数
表49 5G PCB/CG用商用低損失材料のベンチマーク
表50 ガラスのサプライヤーと製品
表51 技術的性能指標 - ガラスとシリコンのインターポーザーの比較
表52 経済的比較 - ガラスとシリコンのインターポーザーの比較
表53 スケーラビリティ評価 - ガラスとシリコンのインターポーザーの比較
表54 性能予測モデル（2025-2036年）
表55 技術要件 -AI/HPC用ガラス基板パッケージ
表56 主要プレイヤーと製品 - AI/HPC ガラス基板
表57 将来の開発動向 - AI/HPC ガラス基板
表58 インフラの拡張需要 - データセンター用ガラス基板
表59 性能と効率要件 - データセンター用ガラス基板
表60 技術の採用パターン -データセンター用ガラス基板
表61 市場機会の評価 - データセンター用ガラス基板
表62 ネットワークインフラの進化 - テレコム用ガラス基板
表63 RFコンポーネントの要件 - 5G/6G ガラス基板
表64 技術統合の課題 - テレコム用ガラス基板
表65 先進運転支援システム -ガラス基板の要件
表66 電気自動車用エレクトロニクス - ガラス基板アプリケーション
表67 性能指標
表68 自律走行プラットフォーム - ガラス基板の要件
表69 自律走行プラットフォーム - ガラス基板の要件
表70 信頼性と安全性の要件 - 自動車用ガラス基板
表71 モバイルデバイスのアプリケーション -ガラス基板の機会
表72 ウェアラブル技術の統合 - ガラス基板アプリケーション
表73 開発状況
表74 アプリケーション別の技術要件
表75 ゲームおよびエンターテインメントシステム - ガラス基板アプリケーション
表76 性能指標
表77 歩留まりと信頼性の問題 - ガラス基板
表78 標準化要件 - ガラス基板
表79 コスト競争力 - ガラス対有機基板
表80 基板サイズ別のコスト軌跡
表81 顧客導入の障壁 - ガラス基板
表82 性能差別化の機会 - ガラス基板
表83 市場セグメント別の競争上の位置づけ：
表84 新規アプリケーションの開発 - ガラス基板が可能にする市場
表85 対応可能な市場の総拡大
表86 技術統合の利点 - ガラス基板統合
表87 次世代材料の開発 - ガラス基板
表88 先端製造プロセス - ガラス基板
表89 統合技術の進歩 - ガラス基板
表90 性能向上ロードマップ - ガラス基板
表91 技術用語集および定義
表92 技術進化の年表- 半導体用ガラス基板
表93 主要技術成熟度（TRL）進捗
図の一覧
図1 インテルの半導体用ガラス基板
図2 SKC のガラス基板プロトタイプ
図3 ガラス基板上の RF IPD バランの例
図4 半導体用ガラス基板のバリューチェーン
図5 有機コア基板とガラスコア基板の比較
図6 ガラス貫通ビアを持つガラス基板の断面図
図7 ASE の基板上ファンアウトチップモジュールの特徴は、背の高い銅ピラー（直径 10µm、高さ120µm） である。
図8 ガラス・インターポーザーの製造工程
図9 2 次元チップ・パッケージ
図10 インターポーザーを利用した 2.5 次元 IC パッケージの典型的な構造
図11 3D ガラス・パネル・エンベッディング（GPE）パッケージ
図12 有機基板（上）からガラス基板（下）への移行と 1µm L/S への道筋に関する業界のロードマップ
図13 システム・イン・パッケージ（SiP）アーキテクチャ
図14 ガラス・コア基板における TGV の X 線像
図15 アルミナへの銀印刷とガラスへの銅コーティング
図16 未硬化の ABF 誘電体を接着剤として使用する積層ガラス・アーキテクチャ、レーザーによる穴あけ加工
図17 フリップチップ・ボールグリッド・アレイ（FCBGA）
図18 ハイエンド性能パッケージング-ウエハ・ビス・システム
図19 フォトニック集積回路（PIC）
図20 コ・パッケージド・オプティクスのコンセプト
図21 コ・パッケージド製造・組立のプロセス・ステップ
図22 N=2、
図23 JNTC 510x515mm スルーシリコンビア（TGV）ガラス基板
図24 材料技術革新動向ロードマップ
図25 プロセス技術進化ロードマップ
図26 カーエレクトロニクスにおける技術ロードマップ
図27 アブソリュックスのガラス基板テストユニット
図28 インテル組立テスト技術開発工場のガラス基板テストユニット
図29 JNTC 次世代半導体用ガラス基板
Summary
The global market for glass substrates in semiconductor applications is experiencing a critical inflection point as the technology transitions from research and development to commercial production, driven by insatiable demand for advanced packaging solutions in AI, high-performance computing, and next-generation communications. The glass substrate market addresses fundamental limitations of organic substrates while offering cost and scalability advantages over silicon interposers.
Glass substrates replace organic cores in advanced chip packages, providing superior dimensional stability, lower dielectric loss, and larger format capabilities essential for multi-chiplet architectures. The technology enables manufacturers to achieve sub-2μm redistribution layer geometries, supporting massive I/O counts (10,000-50,000 per package) while maintaining thermal and electrical performance across extreme temperature ranges (-40°C to 150°C). Key advantages include 40% performance improvements in signal integrity, 50% power consumption reduction, and exceptional flatness (<20μm warpage across 100mm packages) compared to organic alternatives that suffer dimensional instability beyond 55mm.
Through-glass via (TGV) technology represents the critical enabler, with multiple formation approaches competing: laser-induced deep etching (LIDE) combining laser modification with wet etching, direct laser ablation, and photosensitive glass methods. Recent demonstrations show 6μm diameter vias with aspect ratios exceeding 15:1, enabling high-density vertical interconnection supporting panel-scale processing from display industry heritage.
The market exhibits sophisticated segmentation across application domains. AI and high-performance computing represent the largest near-term opportunity, with glass substrates enabling 60-80mm packages integrating 8-16 chiplets with HBM memory stacks—architectures impossible with warped organic substrates. Data center switches requiring 51.2-102.4 Tbps aggregate bandwidth increasingly adopt co-packaged optics (CPO) architectures that leverage glass transparency for integrated optical waveguides alongside electrical interconnection.
Telecommunications infrastructure, particularly 5G massive MIMO and emerging 6G systems operating at 100-300 GHz frequencies, represents another compelling segment where organic substrates' electrical losses render them inadequate. Automotive applications, especially 77-81 GHz radar for ADAS and autonomous driving platforms, benefit from glass's phase stability maintaining beam coherence across temperature extremes. Consumer electronics adoption concentrates in premium segments—5G millimeter-wave smartphones, AR/VR headsets, and gaming systems—where performance differentiation justifies cost premiums during early commercialization. Major technology companies including Apple, Tesla, AMD, and Amazon AWS are conducting qualification testing, with Samsung Electronics planning glass substrate interposer adoption by 2028 and operating pilot lines at Sejong facilities.
Intel's strategic pivot from internal production to licensing its extensive patent portfolio (600+ glass substrate patents) could accelerate industry-wide commercialization by enabling latecomers to advance development more rapidly. Samsung Electro-Mechanics targets first prototypes by Q2 2025, while LG Innotek builds Gumi pilot lines aiming for year-end prototype production. Glass material suppliers including AGC, Corning, SCHOTT, and Nippon Electric Glass provide substrate-grade compositions optimized for CTE matching and low dielectric loss.
Despite compelling advantages, glass substrates face significant adoption barriers: current costs run 2-3x organic equivalents, manufacturing yields remain at 75-85% versus organic substrates' 90-95%, and supply chain concentration creates single-source dependencies. Brittleness requires specialized handling automation, while TGV formation and fine-pitch RDL processes demand continued optimization. Customer qualification cycles spanning 18-36 months delay market entry, particularly in conservative industries like automotive and telecommunications.
However, aggressive cost reduction roadmaps project 40-60% declines by 2030 through manufacturing scale, yield improvements, and competitive supply emergence. As processes mature and ecosystem infrastructure develops—design tools, standards, contract manufacturing services—glass substrates are positioned to capture 20-30% of advanced packaging market by 2036, with deployment timelines accelerating as major technology companies validate commercial viability through pilot programs transitioning to volume production in 2027-2030 timeframe.
The Global Market for Glass Substrates for Semiconductors 2026-2036 delivers comprehensive analysis of this transformative advanced packaging technology poised to revolutionize semiconductor manufacturing. As AI accelerators, 5G/6G infrastructure, and autonomous vehicles demand unprecedented integration density and electrical performance, glass substrates emerge as the critical enabling platform displacing conventional organic substrates and challenging silicon interposers across high-performance applications.
Report Contents include
Table of Contents1 EXECUTIVE SUMMARY
1.1 Glass Materials Overview
1.2 Applications of Glass in Semiconductors
1.3 Glass for Advanced Packaging
1.4 Technological Drivers and Material Advantages
1.5 Supply Chain Evolution and Manufacturing Readiness
1.6 Application Segments and Market Dynamics
1.6.1 Advanced Packaging and IC Substrates
1.6.2 Photonic Integration
1.6.3 High-Frequency Applications
1.7 Competitive Landscape and Strategic Positioning
1.8 Technical Challenges and Risk Factors
1.9 Investment and Adoption Outlook
1.10 Glass Used in Various Semiconductor Applications
1.11 Opportunities with Glass Packaging
1.12 Advantages of Glass Substrates
1.13 Challenges in Adopting Glass Substrates
1.14 Future Market Trends
1.14.1 Advanced Processing Technologies
1.14.2 Integrated Packaging Solutions & Sustainable Manufacturing Initiatives
1.15 Value Chain of Glass Substrate
1.15.1 Organic to Glass Core Substrate
1.16 Future Outlook
1.17 Material Innovations
1.18 Global Market Forecasts 2025-2036
1.18.1 Unit Shipment Forecast 2025-2036
1.18.1.1 Glass Carrier Shipments
1.18.1.2 Glass Core Substrate Shipments
1.18.1.3 Glass Interposer Shipments
1.18.2 Market Value Forecast 2025-2036
1.18.2.1 Glass Carrier Market Value
1.18.2.2 Glass Core Substrate Market Value
1.18.2.3 Glass Interposer Market Value
2 GLASS SUBSTRATES TECHNOLOGY FUNDAMENTALS
2.1 Glass Materials Properties
2.1.1 Borosilicate Glass Characteristics
2.1.2 Quartz Glass Properties
2.1.3 Specialty Glass Compositions
2.2 Manufacturing Processes
2.2.1 Glass Melting and Forming
2.2.2 Through Glass Via (TGV) Formation
2.2.3 Metallization and Build-up Processes
2.2.4 Panel-Level Processing Technologies
2.3 Design and Process Considerations
2.3.1 Thermal Management
2.3.2 Mechanical Stress Analysis
2.3.3 Electrical Performance Optimization
3 GLASS IN ADVANCED PACKAGING AND IC SUBSTRATES
3.1 Advanced Packaging Evolution
3.1.1 Dimensionality of Advanced Packaging
3.1.2 From 1D Semiconductor Packaging
3.1.3 Advanced Packaging 2D & 2D+
3.1.4 Advanced Packaging 2.5D & 3D
3.1.5 Advanced Packaging 3.5D & 4D
3.1.6 Technology Development Trend for 2.5D and 3D Packaging
3.2 Packaging Architecture and Integration
3.2.1 Intel's Advanced Packaging Roadmap
3.2.2 Heterogeneous Integration Solutions
3.2.3 Overview of System on Chip (SOC)
3.2.4 Overview of Multi-Chip Module (MCM)
3.2.5 System in Package (SiP)
3.3 Glass IC Substrates Evolution
3.3.1 Glass IC Substrates
3.3.2 From Organic to Glass Core Substrate
3.3.3 Evolution of Packaging Substrates in Semiconductors
3.3.4 Organic Core Substrate vs. Glass Core Substrate
3.4 Through Glass Via Technology
3.4.1 TSV vs. TGV
3.4.2 Through Glass Via Formation
3.4.3 Comparison of Through Glass Via Formation Processes
3.4.4 TGV Process and Via Formation Methods
3.4.5 Mechanical and High-Power Laser Drilling
3.4.6 Laser-Induced Deep Etching
3.4.7 LMCE from BSP
3.4.8 Philoptics' TGV Technology
3.4.9 Laser-Induced Modification and Advanced Wet Etching
3.4.10 Photosensitive Glass and Wet Etching
3.4.11 Samtec's TGV Technology
3.4.12 TGV of High Aspect Ratio
3.5 TGV Metallization and Processing
3.5.1 TGV Metallization
3.5.2 Two-Step Process
3.5.3 Seed Layer Deposition in TGV Metallization
3.6 Material Properties and Performance
3.6.1 Material Property Comparison for Advanced Packaging
3.6.2 Key Mechanical and Reliability Benefits of Glass
3.6.3 I/O Density
3.6.4 Key Factors Enabling Fine Circuit Patterns on Glass Substrates
3.6.5 Fine Circuit Patterning Reduces DoF
3.6.6 FC-BGA Substrates Lead to Larger Distortions
3.7 Traditional Substrate Limitations
3.7.1 Limitations of Via Formation
3.7.2 SAP Method Limitations
3.7.3 PCB Stack-ups
3.7.4 Traditional Multilayer vs. Build-up PCBs
3.7.5 Build-up Material: ABF
3.7.6 Flip Chip Ball Grid Array (FC-BGA) Substrate
3.8 Glass Core Substrate Technologies
3.9 Glass Substrate Manufacturing
3.9.1 Glass Substrate Manufacturing
3.9.2 Core Layer Fabrication
3.9.3 Build-up Layer Fabrication
3.9.4 Manufacturing Process of Glass Substrate (CHIMES)
3.9.5 Achieving 2/2 μm L/S on Glass Substrate
3.10 Advanced Manufacturing Processes
3.10.1 Intel's Glass Line
3.11 Industry Implementation and Innovation
3.11.1 Features of Glass-based Advanced Packaging and IC Substrates
3.11.2 Advanced Thermal Management for Glass Packages
3.11.3 Glass Innovation
4 GLASS IN PHOTONICS
4.1 Photonic Integration
4.1.1 Overview
4.1.2 Optical Coupling - I/O
4.1.3 EIC/PIC Integration
4.2 Co-Packaged Optics
4.2.1 Co-Packaged Optics
4.2.2 Key Trend of Optical Transceiver
4.2.3 Glass-Based CPO Integration
4.3 Glass Waveguide Technologies
4.3.1 Ion Exchange Waveguide Formation Technology
4.3.2 Adiabatic Glass-to-Silicon Waveguide Coupling for CPO Integration
4.3.3 Glass-Based Fiber Connector Assembly for CPO Applications
4.4 Manufacturing and Integration Processes
4.4.1 Glass Interposer Manufacturing Process and Laser Separation Technology
4.4.2 Corning's High-Density 102.4 Tb/s Glass Integration Platform
4.4.3 3D Integration of EIC/PIC with a Glass Interposer
4.4.4 3D Integration of EIC, PIC, ASIC on a Co-Packaged Glass Substrate
4.4.5 Fabrication Process of the 3D Integration of ASIC, EIC, PIC on a Co-Packaged Substrate
4.4.6 Advancements in Glass Integration for Photonics
5 GLASS IN HIGH-FREQUENCY APPLICATIONS
5.1 High-Frequency Material Requirements
5.1.1 Applications of Low-Loss Materials in Semiconductor and Electronics Packaging
5.1.2 Transmission Loss in High-Frequency PCB Design
5.1.3 Glass as a Low-Loss Material
5.2 Material Benchmarking and Performance
5.2.1 Benchmark of LTCC and Glass Materials
5.2.2 Dielectric Constant: Stability vs Frequency for Different Inorganic Substrates (LTCC, Glass)
5.2.3 Benchmarking of Commercial Low-Loss Materials for 5G PCBs/Components
5.3 Glass Suppliers and Products
5.4 RF Applications and Implementations
5.4.1 Glass as a Filter Substrate
5.4.2 Glass Integrated Passive Devices (IPD) Filter for 5G by Advanced Semiconductor Engineering
5.4.3 Glass Substrate AiP for 5G
5.4.4 Glass for 6G
5.4.5 Glass Interposers for 6G
6 TECHNOLOGY BENCHMARKING AND COMPARISON
6.1 Glass vs Organic Substrates
6.1.1 Performance Comparison
6.1.2 Cost Analysis
6.1.3 Manufacturing Considerations
6.1.4 Application Suitability
6.2 Glass vs Silicon Interposers
6.2.1 Technical Performance Metrics
6.2.2 Economic Comparison
6.2.3 Scalability Assessment
6.3 Hybrid Substrates
6.3.1 Glass-Organic Hybrid Designs
6.3.2 Multi-Material Integration
6.3.3 Performance Optimization
6.3.4 Cost-Performance Trade-offs
6.4 Future Technology Roadmaps
6.4.1 Material Innovation Trends
6.4.2 Process Technology Evolution
6.4.3 Integration Complexity Growth
6.4.4 Performance Projection Models
7 END-USER MARKET ANALYSIS
7.1 AI and High-Performance Computing
7.1.1 Market Size and Growth Drivers
7.1.2 Technology Requirements
7.1.3 Key Players and Products
7.1.4 Future Development Trends
7.2 Data Centers and Cloud Computing
7.2.1 Infrastructure Scaling Demands
7.2.2 Performance and Efficiency Requirements
7.2.3 Technology Adoption Patterns
7.2.4 Market Opportunity Assessment
7.3 Telecommunications and 5G/6G
7.3.1 Network Infrastructure Evolution
7.3.2 RF Component Requirements
7.3.3 Technology Integration Challenges
7.4 Automotive Electronics
7.4.1 Advanced Driver Assistance Systems
7.4.2 Electric Vehicle Electronics
7.4.3 Autonomous Driving Platforms
7.4.4 Reliability and Safety Requirements
7.5 Consumer Electronics
7.5.1 Mobile Device Applications
7.5.2 Wearable Technology Integration
7.5.3 Gaming and Entertainment Systems
8 CHALLENGES AND OPPORTUNITIES
8.1 Technical Challenges
8.1.1 Manufacturing Process Maturity
8.1.2 Yield and Reliability Issues
8.1.3 Design and Integration Complexity
8.1.4 Standardization Requirements
8.2 Economic and Market Challenges
8.2.1 Cost Competitiveness
8.2.2 Investment Requirements
8.2.3 Customer Adoption Barriers
8.3 Strategic Opportunities
8.3.1 Performance Differentiation
8.3.2 New Application Development
8.3.3 Technology Convergence Benefits
9 FUTURE OUTLOOK
9.1 Technology Evolution Projections
9.1.1 Next-Generation Material Developments
9.1.2 Advanced Manufacturing Processes
9.1.3 Integration Technology Advances
9.1.4 Performance Enhancement Roadmap
9.2 Market Development Scenarios
9.2.1 Optimistic Growth Scenario
9.2.2 Conservative Growth Scenario
9.2.3 Disruptive Technology Impact
10 COMPANY PROFILES
10.1 3D CHIPS
10.2 3D Glass Solutions (3DGS)
10.3 Absolics (SKC)
10.4 Advanced Semiconductor Engineering (ASE)
10.5 AGC Inc. (formerly Asahi Glass)
10.6 Ajinomoto Co., Inc
10.7 Alliance Material
10.8 AMD (Advanced Micro Devices)
10.9 Applied Materials, Inc
10.10 AT&S Austria Technologie & Systemtechnik AG
10.11 BOE
10.12 Chengdu ECHINT (Echoing Electronics)
10.13 Corning Incorporated
10.14 DNP (Dai Nippon Printing Co., Ltd.)
10.15 Guangdong Fozhixin Microelectronics
10.16 Ibiden
10.17 Intel Corporation
10.18 JNTC Co., Ltd
10.19 KCC Corporation
10.20 LG Innotek
10.21 LPKF Laser & Electronics
10.22 Nippon Electric Glass (NEG)
10.23 NVIDIA Corporation
10.24 Onto Innovation
10.25 Philoptics
10.26 Plan Optik AG
10.27 RENA Technologies GmbH
10.28 Samsung Electro-Mechanics (Semco)
10.29 Samtec Inc
10.30 SCHOTT AG
10.31 Shinko
10.32 Sky Semiconductor
10.33 Sumitomo Electric Industries, Ltd
10.34 Toppan
10.35 TSMC (Taiwan Semiconductor Manufacturing Company)
10.36 Unimicron Technology Corporation
10.37 WG Tech (Wuxi Gaojing Technology)
11 APPENDICES
11.1 Technical Glossary and Definitions
11.2 Technology Evolution Timeline
11.3 Research Approach and Framework
11.3.1 Research Objectives
11.3.2 Research Methodology Overview
11.3.2.1 Primary Research Methods
11.3.2.2 Secondary Research Methods
12 REFERENCESList of Tables/GraphsList of Tables
Table1 Global Glass Substrates Market Size 2026-2036 (Revenue & Volume)
Table2 Applications of Glass in Semiconductors
Table3 Technology readiness levels (TRLs) glass semiconductor applications
Table4 Opportunities with Glass Packaging
Table5 Key Advantages of Glass Substrates
Table6 Challenges in Adopting Glass Substrates
Table7 Future Market Trends
Table8 Advanced Processing Technologies
Table9 Material Innovations
Table10 Glass Carrier Unit Shipment Forecast 2025-2036
Table11 Glass Core Substrate Unit Shipment Forecast 2025-2036
Table12 Glass Interposer Unit Shipment Forecast 2025-2036
Table13 Glass Carrier Market Value Forecast 2025-2036
Table14 Glass Core Substrate Market Value Forecast 2025-2036
Table15 Glass Interposer Market Value Forecast 2025-2036
Table16 Glass Materials Properties
Table17 Borosilicate Glass Characteristics
Table18 Quartz Glass Properties
Table19 Specialty Glass Compositions
Table20 Glass Material Property Comparison Matrix
Table21 Metallization and Build-up Processes
Table22 Panel-Level Processing Technologies
Table23 Comparative Analysis: Panel vs Wafer-Level Processing
Table24 Organic Core Substrate vs. Glass Core Substrate
Table25 TSV vs. TGV Comparison
Table26 Comparison of Through Glass Via Formation Processes
Table27 TGV Process and Via Formation Methods
Table28 Comparison Among the TGV Processes
Table29 TGV Metallization Processes
Table30 Factors for Alternative TGV Metallization Process
Table31 Comparison of TGV Metallization Processes
Table32 Material Property Comparison for Advanced Packaging
Table33 Key Mechanical and Reliability Benefits of Glass
Table34 Key Factors Enabling Fine Circuit Patterns on Glass Substrates
Table35 SAP Method Limitations
Table36 Traditional Multilayer vs. Build-up PCBs
Table37 Glass Core Substrate Technologies
Table38 Glass Interposer vs. Silicon Interposer
Table39 Organic Core Substrate vs. Glass Core Substrate
Table40 Advanced Manufacturing Process Capabilities
Table41 Advanced Thermal Management for Glass Packages
Table42 Advanced Packaging Technology Comparison
Table43 Dual-Mode Glass Waveguide Performance Characteristics
Table44 Advancements in Glass Integration for Photonics
Table45 Applications of Low-Loss Materials in Semiconductor and Electronics Packaging
Table46 Categories of RF Applications Enabled by Glass in Semiconductor Technology
Table47 Benchmark of LTCC and Glass Materials
Table48 Dielectric Constant Stability vs Frequency for Different Inorganic Substrates
Table49 Benchmarking of Commercial Low-Loss Materials for 5G PCBs/Components
Table50 Glass Suppliers and Products
Table51 Technical Performance Metrics - Glass vs Silicon Interposers
Table52 Economic Comparison - Glass vs Silicon Interposers
Table53 Scalability Assessment - Glass vs Silicon Interposers
Table54 Performance Projection Models (2025-2036)
Table55 Technology Requirements - AI/HPC Glass Substrate Packages
Table56 Key Players and Products - AI/HPC Glass Substrates
Table57 Future Development Trends - AI/HPC Glass Substrates
Table58 Infrastructure Scaling Demands - Data Center Glass Substrates
Table59 Performance and Efficiency Requirements - Data Center Glass Substrates
Table60 Technology Adoption Patterns - Data Center Glass Substrates
Table61 Market Opportunity Assessment - Data Center Glass Substrates
Table62 Network Infrastructure Evolution - Telecom Glass Substrates
Table63 RF Component Requirements - 5G/6G Glass Substrates
Table64 Technology Integration Challenges - Telecom Glass Substrates
Table65 Advanced Driver Assistance Systems - Glass Substrate Requirements
Table66 Electric Vehicle Electronics - Glass Substrate Applications
Table67 Performance Metrics
Table68 Autonomous Driving Platforms - Glass Substrate Requirements
Table69 Autonomous Driving Platforms - Glass Substrate Requirements
Table70 Reliability and Safety Requirements - Automotive Glass Substrates
Table71 Mobile Device Applications - Glass Substrate Opportunities
Table72 Wearable Technology Integration - Glass Substrate Applications
Table73 Development Status
Table74 Technology Requirements by Application
Table75 Gaming and Entertainment Systems - Glass Substrate Applications
Table76 Performance Metrics
Table77 Yield and Reliability Issues - Glass Substrates
Table78 Standardization Requirements - Glass Substrates
Table79 Cost Competitiveness - Glass vs Organic Substrates
Table80 Cost Trajectory by Substrate Size
Table81 Customer Adoption Barriers - Glass Substrates
Table82 Performance Differentiation Opportunities - Glass Substrates
Table83 Competitive Positioning by Market Segment:
Table84 New Application Development - Glass Substrate Enabled Markets
Table85 Total Addressable Market Expansion
Table86 Technology Convergence Benefits - Glass Substrate Integration
Table87 Next-Generation Material Developments - Glass Substrates
Table88 Advanced Manufacturing Processes - Glass Substrates
Table89 Integration Technology Advances - Glass Substrates
Table90 Performance Enhancement Roadmap - Glass Substrates
Table91 Technical Glossary and Definitions
Table92 Technology Evolution Timeline - Glass Substrates for Semiconductors
Table93 Key Technology Readiness Level (TRL) Progression
List of Figures
Figure1 Intel's semiconductor glass substrate
Figure2 SKC glass substrate prototype
Figure3 Example of RF IPD balun on Glass Substrate
Figure4 Value Chain of Glass Substrate for Semiconductors
Figure5 Comparison of organic and glass core substrates
Figure6 Cross-sectional diagram of glass substrate with through glass vias
Figure7 ASE’s fan-out chip on substrate module features tall copper pillars (10µm diameter, 120µm tall), tight die-die spacing, and clean underfill
Figure8 Manufacturing process for glass interposers
Figure9 2D chip packaging
Figure10 Typical structure of 2.5D IC package utilizing interposer
Figure11 3D Glass Panel Embedding (GPE) package
Figure12 The industry roadmap for the transition of substrates from organic (top) to glass (bottom) and the path to 1µm L/S
Figure13 System-in-Package (SiP) architecture
Figure14 X-ray image of TGV in the glass core substrate
Figure15 Silver printing on alumina & Copper coated on glass
Figure16 Stacked glass architecture uses uncured ABF dielectric as adhesive, laser via drilling, and copper electroless seed/electroplated fill
Figure17 Flip Chip Ball Grid Array (FCBGA)
Figure18 High-End Performance Packaging vom Wafer bis zum System
Figure19 Photonic Integrated Circuit (PIC)
Figure20 Co-Packaged Optics concept
Figure21 Process steps for co-packaged fabrication and assembly
Figure22 Simplified flow for N=2, N=3 and N=4 collective die-to-wafer transfer
Figure23 JNTC 510x515mm through silicon via (TGV) glass substrate
Figure24 Material Innovation Trends Roadmap
Figure25 Process Technology Evolution Roadmap
Figure26 Technology Roadmap in Automotive Electronics
Figure27 Absolics' glass substrate
Figure28 Glass substrate test units at Intel’s Assembly and Test Technology Development factory
Figure29 JNTC Next-Generation Glass Substrate for Semiconductors
ご注文は、お電話またはWEBから承ります。お見積もりの作成もお気軽にご相談ください。本レポートと同分野（電子部品／半導体）の最新刊レポート
Future Markets, inc.社の エレクトロニクス分野 での最新刊レポートよくあるご質問Future Markets, inc.社はどのような調査会社ですか?Future Markets, inc.は先端技術に焦点をあてたスウェーデンの調査会社です。 2009年設立のFMi社は先端素材、バイオ由来の素材、ナノマテリアルの市場をトラッキングし、企業や学... もっと見る 調査レポートの納品までの日数はどの程度ですか?在庫のあるものは速納となりますが、平均的には 3-４日と見て下さい。
注文の手続きはどのようになっていますか?1)お客様からの御問い合わせをいただきます。
お支払方法の方法はどのようになっていますか?納品と同時にデータリソース社よりお客様へ請求書（必要に応じて納品書も）を発送いたします。
データリソース社はどのような会社ですか?当社は、世界各国の主要調査会社・レポート出版社と提携し、世界各国の市場調査レポートや技術動向レポートなどを日本国内の企業・公官庁及び教育研究機関に提供しております。
|
|
